This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.


As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

四、中文發明摘要 (發明之名稱:電訊接收器中相位及頻率偏移補償)

本發明揭示一數據機(55),其包含一以數位訊號處理器(32;32')方式實作之接收電路(30)。該接收電路(30)根據一以自由震盪器(50)為基準之接收時脈(CLK_r)運作。一進來的頻率多工訊號(frequency multiplexed signal)(f(t))由一類比-至-數位轉換器(31)加以取樣並以快速傳利葉轉換機能(36)解調。完成此一解調之後,一相位旋轉機能(40)對應該接收時脈(CLK_r)及一由傳輸數據機所傳輸之前導訊號(P)之間的相位偏移估計值(τ)將該解調過的訊號作一相位偏移;一有限脈衝反應濾波機能(42)應用一數位濾波器於該解調過的訊號以修正一以頻率偏移估計值(Δ)為基準之相位誤差。本發明另一具體實施例中,以該相位偏移估計值(τ)及頻率偏移估計值(Δ)為基準,應用

英文發明摘要 (發明之名稱: PHASE AND FREQUENCY OFFSET COMPENSATION IN A TELECOMMUNICATIONS RECEIVER)

A modem (55) including receive circuitry (30) implemented by way of a digital signal processor (32; 32') is disclosed. The receive circuitry (30) operates according to a receive clock (CLK_r) that is based upon the output of a free run oscillator (50). An incoming frequency multiplexed signal (f(t)) is sampled by an analog-to-digital converter (31) and demodulated by way of a Fast Fourier Transform function (36). After such demodulation, a phase rotation function (40)






四、中文發明摘要 (發明之名稱:電訊接收器中相位及頻率偏移補償)

一預強調FIR濾波機能(52)及一預強調旋轉機能(54) 向上傳的訊號。

英文發明摘要 (發明之名稱: PHASE AND FREQUENCY OFFSET COMPENSATION IN A TELECOMMUNICATIONS RECEIVER)

applies a phase shift to the demodulated signal corresponding to an estimated phase offset (τ) between the receive clock (CLK_r) and a pilot signal (P) transmitted by the transmitting modem; a finite impulse response filter function (42) applies a digital filter to the demodulated signal to correct for phase error based upon an estimated frequency offset (Δ). According to another disclosed embodiment, a pre-emphasis FIR filter function (52) and a pre-emphasis phase rotation



四、中文發明摘要 (發明之名稱:電訊接收器中相位及頻率偏移補償) 英文發明摘要 (發明之名稱: PHASE AND FREQUENCY OFFSET COMPENSATION IN A TELECOMMUNICATIONS RECEIVER) function (54) are applied to an upstream signal, based upon the estimated phase offset (τ) and frequency offset &

中華民國專利公報 [19] [12]

[11]公告編號: 484287

[44]中華民國 91年 (2002) 04月 21日

發明

[51] Int.Cl 07: H04L27/26

第 9/12分分 號初審(三等)引証附件

[54]名 稱:電訊接收器中相位及頻率偏移補償

[21]申請案號: 089106095 [22]申請日期: 中華民國 89年 (2000) 04月06日

[30]優先權: [31]09/282,403 [32]1999/03/31 [33]美國

[72]發明人:

吳松

美國

多明哥 G. 卡西雅

美國

麥克O. 普利

美國

[71]申請人:

德州儀器公司

美國

[74]代理人: 陳長文 先生

1

[57]申請專利範圍:

1.一種電信數據機之接收電路,包含:

一輸入,用於接收一收到的訊號, 其中該收到的訊號包含一前導訊 號,該前導訊號對應於用在產生該 被收到訊號的時脈訊號;

時脈電路,用於產生一接收時脈, 而且含有一自由運轉振盪器;

類比-至-數位轉換器電路,與該輸入相連,用於回應該接收時脈以對該收到的訊號作取樣;

- 一解調機能,連到該類氏-至-數位轉換器電路之一輸出,用於產生一與該收到的訊號對應的頻率域訊號;
- 一相位旋轉機能,用於根據該接收 時脈和該前導訊號之間相位偏移的 估計值對該頻率域訊號實施相位偏 移:及
- 一數位濾波機能,用於根據該接收時脈和該前導訊號之間頻率偏移的

估計值對該頻率域訊號實施修正。

- 2.如申請專利範圍第1項之電路,其中 該解調機能包含:
- 一快速傅利葉轉換機能,用於將該 5. 經過取樣的收到訊號轉換成一頻率 域訊號;及
 - 一頻率等化機能,用於處理該頻率 域訊號以補**慎**頻道效應。
- 3.如申請專利範圍第2項之電路,尚包 10. 含一數位訊號處理器積體電路; 其中該解調機能、相位旋轉機能及 數位滤波機能皆以該數位訊號處理 器加以實施。
- 4.如申請專利範圍第1項之電路,其中 15. 該時脈電路尚包含:
 - 一頻率分割器,用於將該自由運轉 振盪器之時脈輸出除以一選定的整 數以產生該接收時脈;及
 - 一整數選擇器,具有一連到該解調 機能之輸入用以接收一與該前導訊

2

20.

號對應之訊號,且具有一連到該頻 率分割器之輸出用於回應該前導訊 號之頻率以選擇該整數。

- 5.如申請專利範圍第1項之電路,尚包 含:
 - 一相位及頻率偏移偵測機能,用於 估計該接收時脈及該前導訊號之間 的相位偏移估計值和頻率偏移估計 值。
- 6.一種數據機,用以作為一外部網路及 一主機系統之通訊界面,包含: 時脈電路,用於產生一數據機時 脈,且含有一自由運轉振盪器; 一接收端,含有:
 - 一輸入,用於從該外部網路接收一收到的訊號,其中該收到的訊號包含一對應於產生該收到訊號所用時 脈訊號之前導訊號;

連到該輸入之類比-至-數位轉換器,用於回應該數據機時脈對該收到的訊號作取樣;

- 一解調機能,連到該類比-至-數位轉換器電路之一輸出,用於根據該收到的訊號產生一頻率域訊號;
- 一相位旋轉機能,用於根據該數據 機時脈及該前導訊號間之一相位偏 移估計值對該頻率域訊號實施一相 位偏移;及
- 一數位濾波機能,用於根據該數據 機時脈及該前導訊號間之一頻率偏 移估計值對該頻率域訊號實施一修 正;及

傳輸電路,連在該主機系統及該外部網路之間,用於從該主機系統接收一數位訊號及傳輸一對應的類比訊號到該外部網路。

- 7.如申請專利範圍第6項之數據機,其 中該解調機能包含:
 - 一快速傅利葉轉換機能,用於將該經過取樣的收到訊號轉換成一頻率

域訊號:及

- 一頻率等化機能,用於處理該頻率 域訊號以補償頻道效應。
- 8.如申請專利範圍第7項之數據機,尚 包含一數位訊號處理器積體電路; 其中該解調機能、相位旋轉機能及 數位減波機能係以該數位訊號處理 器積體電路加以實施。
- 9.如申請專利範圍第6項之數據機,其 10. 中該時脈電路尚包含:
 - 一頻率分割器,用於將該自由運轉 振盪器之時脈輸出除以一選定的整 數以產生該接收時脈;及
- 一整數選擇器,具有一連到該解調 15. 機能之輸入用以接收一與該前導訊 號對應之訊號,且具有一連到該頻 率分割器之輸出用於回應該前導訊 號之頻率以選擇該整數。
- 10.如申請專利範圍第 6 項之數據機, 20. 尚包含:
 - 一相位及頻率偏移偵測機能,用於 估計該接收時脈及該前導訊號之間 的相位偏移估計值和頻率偏移估計 值。
- 25. 11.如申請專利範圍第10項之數據機, 其中該傳輸電路包含:
 - 一數位滤波機能,用於根據該數據 機時脈及該前導訊號之間頻率偏移 的估計值對該數位訊號實施一預強 調修正:
 - 一相位旋轉機能,用於根據該數據 機時脈及該前導訊號之間相位偏移 的估計值對該數位訊號實施一預強 調相位偏移;
- 35. 一逆向快速傅利葉轉換機能,用於 利用該數位滤波機能及相位旋轉機 能將該數位訊號轉換成一時間域訊 號;及
 - 一數位-至-類比轉換器,用於從該逆向傅利葉轉換機能將該時間域訊

40.

30.

5

號轉換成一類比訊號以便應用到該 外部網路。

12.如申請專利範圍第11項之數據機, 尚包含一數位訊號處理器積體電 路;

其中該解調機能、相位旋轉機能、 數位濾波機能及逆向傅利葉轉換機 能係以該數位訊號處理器積體電路 加以實施。

- 13.如申請專利範圍第11項之數據機, 其中透過外部網路之通訊係按照一 非同步數位訂戶專線協定進行。
- 14.一種操作數據機的方法,用以處理 從外部網路接收的通訊,包括下列 步驟:

以一自由運轉振盪器產生為基準, 產生一接收時脈;

在根據該接收時脈訊號的取樣時間。對一收到的通訊訊號取樣;

根據該收到的通訊訊號估計該接收 時脈訊號及一前導訊號之間之一相 位偏移及一頻率偏移;

將該經過取樣的收到訊號轉換成一 頻率域訊號,其中該頻率域訊號與 複數個頻率 bin 的值對應,該複數個 頻率 bin 的值對應於該收到之通訊訊 號的子載體;

根據該相位偏移估計值對該頻率域 訊號實施一相位旋轉之修正:

根據該頻率偏移估計值對該頻率域 訊號實施一數位濾波機能;

在前述的實施步驟之後,將該經過 修正的頻率域訊號傳送到一主機系 統。

15.如申請專利範圍第14項之方法,其 中該產生一接收時脈的步驟包括: 將該前導訊號的頻率與接收時脈訊 號作比較;

回應該比較步驟,將自由運轉振盪 器之一輸出除以一整數以產生該接 6

收時脈。

16.如申請專利範圍第15項之方法,其 中該分割步驟包含:

回應該比較步驟,從一組數字 M-1、M、M+1中選擇一整數分割值; 於該接收時脈之一訊框期間內產生 一第一個循環,其週期係該自由運 轉振盪器之輸出的週期除以該選出 的整數值;及

- 10. 於該接收時脈之一訊框期間內產生 其餘循環,其週期與該自由運轉振 盪器之輸出的週期除以整數 M 所得 的值對應。
- 17.如申請專利範圍第14項之方法,其 15. 中該數位濾波機能包含一有限脈衝 反應數位濾波器。
 - 18.如申請專利範圍第17項之方法,其 中該等轉換及實施的步驟係利用以 一數位訊號處理器執行程式指令的 方式進行。
 - 19.如申請專利範圍第14項之方法,尚 包含:

從一主機電腦接收一向上傳的訊號;

25. 根據該頻率偏移估計值對該向上傳 的數位訊號實施一預強調數位濾波 機能:

> 根據該相位偏移估計值對該向上傳 的數位訊號實施一預強調數位濾波 機能;

> 在該等實施步驟之後,將該向上傳 的數位濾波器轉換成一向上傳之頻 率域訊號;

在轉換步驟之後,將該向上傳的數 位頻率域訊號轉成一向上傳之類比 訊號;及

將該向上傳之類比訊號傳送到該外 部網路。

圖式簡單說明:

圖 1 為一利用 sin(x)/x 頻率域調變

40.

20.

30.

35.

5.

之頻率多工通訊的子通道的正規化頻 率反應對頻率的曲線。

圖2為一傳統數據機中接收電路 的電路圖,以方塊圖的形式表示。

圖3為一本發明可於其中實作之 數位訂戶專線通訊系統的電路圖,以 方塊圖的形式表示。

圖 4 為一根據本發明第一個具體 實施例製作之數據機中的電路的電路 圖,以方塊圖的形式表示。

圖 5a 為一時序圖,所示為一傳輸時脈和一自由運轉振盪器時脈之間頻

率偏移的效應。

圖 5b 為一時序圖,所示為一根據本發明較佳具體實施例之非調諧數值控制振盪器在確保正確取樣時的運作。

圖 5c 為一時序圖,所示為一根據本發明較佳具體實施例之調諧的數值控制振盪器在確保正確取樣時的運作。

10. 圖 6 為一根據本發明第二個具體 實施例製作之數據機中的電路的電路 圖,以方塊圖的形式表示







圖 1








圈 4

(7)



9 國